如果您希望可以時常見面，歡迎標星收藏哦~

隨著器件特征不斷縮小至 2 納米及以下，計量和檢測正在處理與 3D 測量、埋藏缺陷和更高靈敏度相關的一系列問題。

由于新工藝的快速發展壓力越來越大，這變得更加具有挑戰性。計量工具供應商必須將當前需求提高一到兩個工藝節點，以確保解決方案能夠滿足下一代邏輯、內存和電源模塊和傳感器等特殊市場更嚴格的市場需求。

Rathei 表示，正確的預測分析平臺可以幫助晶圓廠工程師通過更早地發現生產問題來提高效率、質量、產量和良率。

微小尺寸下的巨大變化

隨著前沿設計轉向新穎的 3D 架構、互補 FET、基于混合鍵合的 3D-IC 和各種類型的先進封裝，檢測和計量方面也將需要做出重大改變。

“計量和檢測已進入一個新時代，”imec ITF 研發經理 Anne-Laure Charley 在最近的一次演講中表示。“我們確實正在從一個計量作為第一步被減少甚至消除的世界過渡到一個計量成為真正技術推動者的世界。我們面臨著新的挑戰，這些挑戰推動著我們采用新的創新方法。”

Charley 指出，為了使 EUV 光刻和計量技術能夠滿足 CFET 的首批硅片需求，需要付出巨大的開發努力，并強調需要檢測和測量越來越小越來越薄的 3D 結構中的隱藏特征和缺陷。

“3D 系統架構意味著檢測埋藏在金屬中的空隙，”她說。“您需要對 10nm 缺陷或納米薄層進行表征。邊緣放置誤差 是 15 年前引入的，包括 CD、覆蓋、OPC 以及局部和全局變化的貢獻因素。ASML 預測，從現在起 10 年后，每個參數都必須控制在納米以下。”

如今，光學計量和基于 SEM 的工具都是主流且已投入生產，而 X 射線衍射成像則可以滿足特定的生產需求，包括先進封裝的需求。

布魯克英國工廠經理約翰·沃爾 表示:“我們曾與客戶合作，使用 X 射線衍射成像技術對 CoWoS(臺積電的晶圓基板芯片)進行成像，他們實際上是將芯片堆疊在一起，然后從基板上研磨硅，因為它實際上是結構中的死塊。他們發現，XRDI 技術可以檢測到裂縫、邊緣缺陷和多種問題，這些問題可能導致設備在后端工藝和封裝前發生災難性故障。”

扇出工藝過程中更先進的質量控制導致對基板上的芯片/芯片的要求更加嚴格。白光干涉測量法可同時測量垂直和橫向 CD，例如通孔深度、銅或光刻膠厚度以及扇出層之間的覆蓋。“計量對于先進的 2.5D 封裝至關重要。我們的能力與我們主要客戶的制造工藝流程融為一體，”布魯克觸針和光學計量總經理 Samuel Lesko 表示。

在某些情況下，可以使用電子束電壓對比度測量法通過電氣方式檢測出埋藏的缺陷。PDF Solutions 工程副總裁 Indranil De 解釋說:“如果在 CMP 之后有一個檢查步驟，并且觸點下方有一個埋藏的空隙，導致觸點基本上斷開，則可能無法使用光學檢查看到空隙。假設它是一個鎢觸點。由于該埋藏空隙，該鎢觸點與下面的金屬在電氣上斷開，或者該觸點可能接觸到下面的另一條金屬線。因此，它會導致電氣短路或斷路，可以在制造過程中使用電壓對比度檢查檢測到。在前沿芯片中，例如在 3nm 節點或 12 到 14nm 特征尺寸，每個晶體管有 3 個觸點。因此，接觸層最密集，因為觸點數量是 5000 萬的 3 倍，或者芯片上有多少個晶體管。”

因此，預先準備工作包括挖掘布局中的敏感接觸、通孔或金屬線，然后僅沿這些關鍵路徑執行 VC 測試。

從 2010 年左右第一臺 3D 設備問世開始，散射測量法在工藝控制回路中的地位就逐漸鞏固，因為它可以測量自上而下方法無法測量的結構尺寸，例如凹入特征和輪廓大于 90 度的光柵。散射測量法結合了光譜橢圓偏振法和反射法，之所以這樣稱呼，是因為特征尺寸和形狀是根據周期性陣列的散射光圖案計算出來的。最近，中紅外散射測量法使具有相似光學特性的材料之間的對比度更大。在納米片晶體管中，紅外散射測量法可以測量 3D NAND 通道中的關鍵氮化硅凹槽。

隨著 CFET 設備的引入，該技術將變得更加重要，這些設備通過堆疊 pMOS 和 nMOS 晶體管來擴展，大約在 7? 技術節點。散射測量工具的靈敏度取決于表面材料之間的光學特性以及光束與之相互作用的材料體積。

Onto Innovation應用開發總監 Nick Keller 表示:“紅外散射測量法從納米片延伸到 CFET 架構。CFET是一個有趣的案例，因為它是垂直向上移動的。從光學角度來看，你實際上會獲得更多信號，因為單位面積的材料體積更大，因此與光的相互作用更多。但問題在于客戶希望提取更多參數。因此挑戰可能會平衡。你會獲得更高的靈敏度，因此會獲得更多信息，但由于更多參數很重要，因此參數之間可能會存在更多相關性。”

其他人也同意這一觀點。imec 的 Charley 表示:“散射測量法是一種強大的計量技術，可以提取許多感興趣的參數。”此外，例如，可以通過適當的機器學習算法來改善散射測量法結果與 AFM 參考數據的相關性。“當我們在標準方法的基礎上引入機器學習時，我們可以顯著改善機器與參考的相關性。”

她指出，機器學習還有助于提高 CD-SEM 測量的信噪比。

盡管取得了這些進展，但光學檢測可能正在失去動力。西門子 EDA 的 Calibre Semi Solutions 晶圓廠解決方案總監 Le Hong 表示:“光學檢測過程通常被認為是缺陷檢測的主力，但在波長和分辨率方面面臨限制。隨著先進節點中關鍵尺寸的不斷縮小，光學檢測正被推向極限。盡管吞吐量有所提高，但全芯片和全晶圓電子束檢測在為大批量生產做好準備之前還有很長的路要走。”此外，優化光學檢測的靈敏度以捕獲真正缺陷，同時最大限度地減少虛假/干擾缺陷變得越來越具有挑戰性。”為了應對這些挑戰，Hong 指出，對能夠從光學到掃描電子顯微鏡 審查智能降采樣的軟件的需求日益增長，特別是在高干擾情況下。“該軟件還必須具備 HVM 內聯使用所需的性能。西門子 EDA 的 Calibre SONR 產品提供了一種尖端解決方案，它利用人工智能驅動的算法進行光學到 SEM 審查降采樣。Hong 表示:“這種方法不僅具有設計和工藝感知能力，而且性能完全可以在線上用于 HVM 應用。特征驅動的下采樣算法非常適合有效處理熱掃描期間常見的高干擾計數。此外，它還表現出對光學檢測和設計之間有限的空間相關性的出色容忍度。使用 SONR 下采樣，缺陷命中率有可能顯著提高，平均比當前標準高出 5 倍。”

混合鍵合準備

許多晶圓廠正在探索鍵合工藝之前和之后最適合用于混合鍵合的計量/檢測方法。混合鍵合將略微凹陷在介電場中的小銅墊(lt;10 μm)聚集在一起。白光干涉法是一種光學輪廓儀，可用于表征晶圓邊緣的 CMP 邊緣滾落，但也可用于測量鍵合前的銅凹陷深度。

WLI 中的相移干涉 模式用于監控晶圓級的形貌，包括銅凹陷深度。晶圓上的凹陷深度有嚴格的規范。銅太少會導致開路，而銅太多會導致銅延伸到阻擋層氧化物之外并可能造成短路。

在測量銅凹陷時，計量技術之間存在重疊，尤其是在 WLI 輪廓儀和另一種領先的原子力顯微鏡 方法的情況下。雖然 WLI 輪廓儀結合了 4 倍的吞吐量，能夠在同一芯片中映射數百萬個銅墊，但 AFM 提供了氧化物和銅之間的精確偏移，以補償 WLI 測量。AFM 還擴展了掃描速度和掃描長度的范圍，涵蓋了 CMP 后的整個芯片平整度以及墊凹陷。

結合計量和分析

如今，工藝和產量工程師最關心的問題之一是控制工藝變異性，這會影響晶圓內部的運行情況，以及晶圓間和批次間的結果。事實上，許多晶圓工藝的跨晶圓特征并不罕見。

proteanTecs 業務開發高級總監 Nir Sever 表示:“晶圓上芯片的位置對于理解所見的任何變化類型至關重要，因為在典型的晶圓上，性能最佳的芯片呈甜甜圈形狀。晶圓中心和邊緣的芯片表現比其余部分更差。”

這種時間和功率變化可以與芯片級標識符相匹配。“將任何遙測信息與芯片在晶圓上的位置聯系起來的基本方法是使用我們稱之為 ULT 或單元級標識符的東西，”Sever 說。“通常在晶圓分類結束時，您會將每個芯片的 ID 編程到非易失性存儲器中，從那時起，您就可以跟蹤認證 ID 到晶圓上的確切位置、晶圓編號、批號及其制造歷史。”

在涉及芯片的先進封裝應用中，成品芯片的電氣性能變化變得尤為重要，例如 HBM4 DRAM 芯片、SRAM 和處理器的異構堆棧或任意數量的芯片組合。

這種唯一標識符在數字電路中很常見，但一些模擬部件或小型分立器件通常沒有標識符。單個芯片 ID 對于硅片生命周期管理至關重要，可以跟蹤器件從設計到制造、使用到使用壽命結束的性能。標識符還可以幫助工程師識別在現場使用過程中可能導致硬故障的潛在故障，并確保組裝的部件是可追溯的。

西門子數字工業軟件首席技術產品經理 Jayant D'Souza 表示:“每一項新技術都會帶來一些問題。例如，對于環柵晶體管，我們看到的晶體管故障比以前更加隱蔽。此外，故障分析成本和晶圓成本本身也在增加，這使得每個學習周期的成本都大大增加。”

這在推出尖端工藝時尤為明顯。Synopsys 產品管理高級總監 Matt Knowles 表示:“在產量提升過程中，有三個重大的新發展。首先，我們發現掃描鏈故障持續到生產階段。隨著工藝節點和晶體管設計變得越來越復雜，工藝窗口變得越來越敏感。設計相關的缺陷模式越來越多——軟故障僅在特定電壓或特定時序條件下發生，與硬故障不同。因此，客戶需要將這些設計相關信息拉入分析平臺本身，并能夠以自動化方式進行這些產品級關聯。”

諾爾斯表示，另外兩個發展是掃描鏈故障在生產過程中持續存在，以及測試數量的增加，尤其是對于人工智能芯片而言。

“我們發現掃描鏈故障會持續到更成熟的節點和更成熟的工藝中，”他說。“以前，在初始爬坡期間，掃描鏈故障率非常高，但在解決這些問題后，數字下降了。在爬坡初期，掃描鏈與邏輯鏈的故障率可能分別為 60% 和 40%，然后會降低到掃描鏈故障率 20% 到 30% 左右。但我們聽說掃描鏈故障仍在繼續。一些故障以設計為中心，一些故障以缺陷為中心。因此，客戶必須收集更多掃描鏈故障，并可能進行更多鏈診斷，這需要能夠收集所有數據、分析所有數據并幫助他們找到根本原因的分析工具。”

Knowles 還指出測試數量正在快速增加。“特別是當你擁有一些超大規模芯片時，他們嘗試進行多種不同類型的測試來發現諸如靜默數據損壞之類的問題，測試數量已經從幾萬增加到幾十萬，我們正在準備進行 100 萬次測試。龐大的數據量給你的分析平臺帶來了巨大的壓力。”

處理數據

與工廠良率管理系統 相關的分析平臺可以針對工藝異常提供預警、識別質量受損部件，并更好地洞察生產數據。“借助監控規則，我們的算法可以根據對數據偏差或異常的早期了解來預測故障，本質上允許制造商根據早期預警信號采取行動，而不是在為時已晚時才對重大制造問題做出反應，從而避免代價高昂的生產事故，”DR Yield 的 Rathei 表示。“此外，我們用戶友好的數據分析功能為生產優化提供了進一步的深入洞察。”

西門子 EDA 公司的 Hong 表示，近年來，促進從設計到制造的良率優化的軟件需求大幅增長。“代工廠尤其注重人工智能驅動的工藝優化、晶圓工藝黃金路徑發現以及設計到良率限制的根本原因分析。我們的 Calibre Fab Insight 軟件套件可幫助代工廠優化工藝，同時提供寶貴的設計見解。此外，Calibre SONR 軟件利用機器學習算法來解讀設計參數對系統性良率限制缺陷的貢獻。它還可以自動生成避免缺陷的 DFM 檢查庫。”另一方面，Hong 解釋說，無晶圓廠公司更傾向于超越傳統的基于幾何圖案匹配的設計修復方法。他們需要能夠在整個芯片級別高效提取每個門的工藝相關特征的軟件。此外，還需要一種基于 ML 的高性能算法來實現可調的模糊匹配程度。通過結合這些功能，無晶圓廠公司可以早在 T0 測試芯片級流片時就開始進行良率學習，并將這種學習無縫擴展到第一個產品芯片流片。”

業內多家公司正在展開合作，將海量數據整合到一個平臺，甚至建立兩個可以交換信息的平臺，例如 PDF Solutions 的 FIRE 平臺和西門子的 Tessent，以幫助解決在早期試運行階段導致系統性缺陷的布局敏感性問題。

PDF Solutions 技術研究員 Tomasz Brozek 表示:“此階段的缺陷可能是由工藝相關的根本原因或設計相關的根本原因引起的，或者兩者兼而有之。體積掃描診斷與根本原因反卷積 相結合，可在故障芯片群體上創建缺陷帕累托圖。”

“RCD 建模的根本原因已成功發現細微的隨機和工藝相關缺陷。隨著 5nm 或 3nm 等較新的技術節點的出現，與設計相關的系統性缺陷將繼續導致制造生產過程中的損耗機制，”Brozek 補充道。

Nordson Test amp; Measurement公司的 Brad Perkins 表示，分析平臺的設計與計量工具無關。“無論是光學、X 射線還是超聲波檢測，您都會看到規格限制內更嚴格的控制限值，而借助先進的工藝控制，您可以開始識別工藝漂移，而這正是當今工具的真正價值所在。它不會讓漏洞泄露到現場，當您查看安全氣囊或自動駕駛中的設備故障時，這當然至關重要。”

“一旦完成圖像解釋，數據導出幾乎與機器無關。我們要進行的數據導出顯然是單元級可追溯性，”Perkins 說。“它可能是 JEDEC 托盤上的單個部件。它可能是晶圓上與芯片相對應的特定位置。不同的客戶會關注不同的東西。通常，它可以總結關鍵空洞的位置、總關鍵缺陷，如果某個過程開始偏離，我們可以直接從機器發出警報，或者我們可以與站控制器、MES、SECS-GEM 等合作。”

結論

計量和檢測面臨的最大挑戰之一是在生產線前端和后端檢測日益復雜的三維結構中的隱藏缺陷或特征。提高產量的需要取決于系統性缺陷的早期識別，這些缺陷可能與設計或工藝有關。

在新節點和高級封裝中，這只會變得更加復雜。但工程團隊可以通過機器學習的新一輪數據分析來提高他們的速度，這可以幫助更快地識別問題，并更好地了解可能出現的問題和已經出現的問題以及原因。

半導體精品公眾號推薦

專注半導體領域更多原創內容

關注全球半導體產業動向與趨勢

今天是《半導體行業觀察》為您分享的第3917內容，歡迎關注。

『半導體第一垂直媒體』

實時 專業 原創 深度

公眾號ID:icbank

喜歡我們的內容就點“在看”分享給小伙伴哦

鄭重聲明：此文內容為本網站轉載企業宣傳資訊，目的在于傳播更多信息，與本站立場無關。僅供讀者參考，并請自行核實相關內容。